電子工程師指從事各類電子設備和信息系統(tǒng)研究、教學、產(chǎn)品設計、科技開發(fā)、生產(chǎn)和管理等工作的高級工程技術人才。 一般分為硬件工程師和軟件工程師。

硬件工程師：主要負責電路分析、設計并以電腦軟件為工具進行PCB設計，待工廠PCB制作完畢并且焊接好電子元件之后進行 測試、調試；

軟件工程師：主要負責單片機、DSP、ARM、FPGA等嵌入式程序的編寫及調試。FPGA程序有時屬硬件工程師工作范疇。

錯誤一：這些拉高/拉低的電阻用多大的阻值關系不大，就選個整數(shù)5K吧
點評：市場上不存在5K的阻值，最接近的是4.99K（精度1%），其次是5.1K（精度5%），其成本分別比精度為20%的4.7K高4 倍和2倍。
20%精度的電阻阻值只有1、1.5、2.2、 3.3、4.7、6.8幾個類別（含10的整數(shù)倍）；
類似地，20%精度的電容也只有以上幾種值，如果選了其它的值就必須使用更高的精度，成本就翻了幾倍，卻不能帶來任何好 處。
錯誤二：這部分電路只要要求軟件這樣設計就不會有問題
點評：硬件上很多電氣特性直接受軟件控制，但軟件是經(jīng)常發(fā)生意外的，程序跑飛了之后無法預料會有什么操作。
設計者應確保不論軟件做什么樣的操作硬件都不應在短時間內發(fā)生永久性損壞。
錯誤三：這點邏輯用74XX的門電路搭也行，但太土，還是用CPLD吧，顯得高檔多了
點評：74XX的門電路只幾毛錢，而CPLD至少也得幾十塊，成本提高了N倍不說，還給生產(chǎn)、文檔等工作增添數(shù)倍的工作。
錯誤四：這板子的PCB設計要求不高，就用細一點的線，自動布吧
點評：自動布線必然要占用更大的PCB面積，同時產(chǎn)生比手動布線多好多倍的過孔，在批量很大的產(chǎn)品中，PCB廠家降價所考 慮的因素除了商務因素外，就是線寬和過孔數(shù)量，它們分別影響到PCB的成品率和鉆頭的消耗數(shù)量，節(jié)約了供應商的成本，也 就給降價找到了理由。
錯誤五：我們這系統(tǒng)是220V供電，就不用在乎功耗問題了
點評：低功耗設計并不僅僅是為了省電，更多的好處在于降低了電源模塊及散熱系統(tǒng)的成本、由于電流的減小也減少了電磁輻 射和熱噪聲的干擾。
隨著設備溫度的降低，器件壽命則相應延長（半導體器件的工作溫度每提高10度，壽命則縮短一半）。
錯誤六：這些總線信號都用電阻拉一下，感覺放心些
點評：信號需要上下拉的原因很多，但也不是個個都要拉。
上下拉電阻拉一個單純的輸入信號，電流也就幾十微安以下，但拉一個被驅動了的信號，其電流將達毫安級，現(xiàn)在的系統(tǒng)常常 是地址數(shù)據(jù)各32位，可能還有244/245隔離后的總線及其它信號，都上拉的話，幾瓦的功耗就耗在這些電阻上了（不要用8毛錢 一度電的觀念來對待這幾瓦的功耗）。
錯誤七：CPU和FPGA的這些不用的I/O口怎么處理呢？先讓它空著吧，以后再說
點評：不用的I/O口如果懸空的話，受外界的一點點干擾就可能成為反復振蕩的輸入信號了，而MOS器件的功耗基本取決于門 電路的翻轉次數(shù)。
如果把它上拉的話，每個引腳也會有微安級的電流，所以最好的辦法是設成輸出（當然外面不能接其它有驅動的信號）。
錯誤八：這款FPGA還剩這么多門用不完，可盡情發(fā)揮吧
點評：FGPA的功耗與被使用的觸發(fā)器數(shù)量及其翻轉次數(shù)成正比，所以同一型號的FPGA在不同電路不同時刻的功耗可能相差 100倍。
盡量減少高速翻轉的觸發(fā)器數(shù)量是降低FPGA功耗的根本方法。
錯誤九：這些小芯片的功耗都很低，不用考慮
點評：對于內部不太復雜的芯片功耗是很難確定的，它主要由引腳上的電流確定，一個ABT16244，沒有負載的話耗電大概不 到1毫安，但它的指標是每個腳可驅動60毫安的負載（如匹配幾十歐姆的電阻），即滿負荷的功耗最大可達60*16=960mA，當 然只是電源電流這么大，熱量都落到負載身上了。
錯誤十：存儲器有這么多控制信號，我這塊板子只需要用OE和WE信號就可以了，片選就接地吧，這樣讀操作時數(shù)據(jù)出來得快 多了
點評：大部分存儲器的功耗在片選有效時（不論OE和WE如何）將比片選無效時大100倍以上，所以應盡可能使用CS來控制芯 片，并且在滿足其它要求的情況下盡可能縮短片選脈沖的寬度。
錯誤十一：這些信號怎么都有過沖��？只要匹配得好，就可消除了
點評：除了少數(shù)特定信號外（如100BASE-T、CML），都是有過沖的，只要不是很大，并不一定都需要匹配，即使匹配也并非 要匹配得最好。
像TTL的輸出阻抗不到50歐姆，有的甚至20歐姆，如果也用這么大的匹配電阻的話，那電流就非常大了，功耗是無法接受的。
另外信號幅度也將小得不能用，再說一般信號在輸出高電平和輸出低電平時的輸出阻抗并不相同，也辦法做到完全匹配。
所以，TTL、LVDS、422等信號的匹配只要做到過沖可以接受即可。
錯誤十二：降低功耗都是硬件人員的事，與軟件沒關系
點評：硬件只是搭個舞臺，唱戲的卻是軟件，總線上幾乎每一個芯片的訪問、每一個信號的翻轉差不多都由軟件控制的，如果 軟件能減少外存的訪問次數(shù)（多使用寄存器變量、多使用內部CACHE等）、及時響應中斷（中斷往往是低電平有效并帶有上 拉電阻）及其它爭對具體單板的特定措施都將對降低功耗作出很大的貢獻。
錯誤十三：這主頻100M的CPU只能處理70%，換200M主頻的就沒事了
點評：系統(tǒng)的處理能力牽涉到多種多樣的因素，在通信業(yè)務中其瓶頸一般都在存儲器上，CPU再快，外部訪問快不起來也是徒 勞。
錯誤十四：CPU用大一點的CACHE，就應該快了
點評：CACHE的增大，并不一定就導致系統(tǒng)性能的提高，在某些情況下關閉CACHE反而比使用CACHE還快。
原因是搬到CACHE中的數(shù)據(jù)必須得到多次重復使用才會提高系統(tǒng)效率。
所以在通信系統(tǒng)中一般只打開指令CACHE，數(shù)據(jù)CACHE即使打開也只局限在部分存儲空間，如堆棧部分。
同時也要求程序設計要兼顧CACHE的容量及塊大小，這涉及到關鍵代碼循環(huán)體的長度及跳轉范圍，如果一個循環(huán)剛好比
CACHE大那么一點點，又在反復循環(huán)的話，那就慘了。
錯誤十五：一個CPU處理不過來，就用兩個分布處理，處理能力可提高一倍
點評：對于搬磚頭來說，兩個人應該比一個人的效率高一倍；對于作畫來說，多一個人只能幫倒忙。
使用幾個CPU需對業(yè)務有較多的了解后才能確定，盡量減少兩個CPU間協(xié)調的代價，使1+1盡可能接近2，千萬別小于1。
錯誤十六：這個CPU帶有DMA模塊，用它來搬數(shù)據(jù)肯定快
點評：真正的DMA是由硬件搶占總線后同時啟動兩端設備，但很多嵌入CPU內的DMA只是模擬而已，啟動每一次DMA之前要 做不少準備工作（設起始地址和長度等）。
在傳輸時往往是先讀到芯片內暫存，然后再寫出去，即搬一次數(shù)據(jù)需兩個時鐘周期，比軟件來搬要快一些（不需要取指令，沒 有循環(huán)跳轉等額外工作）。
但如果一次只搬幾個字節(jié)，還要做一堆準備工作，一般還涉及函數(shù)調用，效率并不高。所以這種DMA只對大數(shù)據(jù)塊才適用。
錯誤十七：為保證干凈的電源，去偶電容是多多益善
點評：總的來說去偶電容越多電源當然會更平穩(wěn)，但太多了也有不利因素：浪費成本、布線困難、上電沖擊電流太大等。
去偶電容的設計關鍵是要選對容量并且放對地方，一般的芯片手冊都有爭對去偶電容的設計參考，最好按手冊去做。
錯誤十八：用戶操作錯誤發(fā)生問題就不能怪我了
點評：要求用戶嚴格按手冊操作是沒錯的，但用戶是人，就有犯錯的時候，不能說碰錯一個鍵就死機，插錯一個插頭就燒板子。所以對用戶可能犯的各種錯誤必須加以保護！
錯誤十九：這板子壞的原因是對端的板子出問題了，也不是我的責任
點評：對于各種對外的硬件接口應有足夠的兼容性，不能因為對方信號不正常，你就歇著了。
它不正常只應影響到與其有關的那部分功能，而其它功能應能正常工作，不應徹底罷工，甚至永久損壞，而且一旦接口恢復， 你也應立即恢復正常。。
錯誤二十：我們的系統(tǒng)要求這么高，包括MEM、CPU、FPGA等所有的芯片都要選最快的
點評：在一個高速系統(tǒng)中并不是每一部分都工作在高速狀態(tài)，而器件速度每提高一個等級，價格差不多要翻倍，另外還給信號 完整性問題帶來極大的負面影響。